This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

MANUFACTU	MANUFACTURE OF SEMICONDUCTOR DEVICE PACKAGE
Patent Number:	JP59208756
Publication date:	1984-11-27
Inventor(s):	AKIYAMA KATSUHIKO; others: 02
Applicant(s)::	SONY KK
Requested Patent:	☐ <u>JP59208756</u>
Application	JP19830083188 19830512
Priority Number(s):	
IPC Classification:	H01L23/12; H01L21/56; H01L23/48
EC Classification:	
Equivalents:	JP1760995C, JP4047977B
	Abstract
PURPOSE:To obtain wherein the semicon substrate is selective	PURPOSE:To obtain a semiconductor device package which is excellent in heat radiation and suitable for automated manufacturing by a method substrate is selectively removed by etching.
CONSTITUTION:Au plating 12 of 1mum of 35mum thickness. A semiconducor ch 11i. The transfer-molding with epoxy resi solution from the back surface 11a to co 12c and the heat radiation surface 12a. I soldered to a conductor pattern on the su an easy and simple method.	CONSTITUTION:Au plating 12 of 1mum thickness, Ni plating 13 of 1mum thickness and Au plating 14 of 3mum are laminated on an Fe substrate 11 of 35mum thickness. A semiconducor chip 15 is mounted 16 on a portion 11g and connected 19 to external electrodes 17, 18 on the portions 11h, 11i. The transfer-molding with epoxy resin 20 is carried out so as to make thickness t=1mm The Fe substrate is removed by etching with FeCI3 solution from the back surface 11a to complete a leadless type package 21. Bottom surfaces of the Au layers are used as external electrodes 12b, 12c and the heat radiation surface 12a. In other to mount the package 21 on a printed circuit board, only the external electrodes 12b, 12c are directly soldered to a conductor pattern on the substrate. With this constitution, a package of excellent heat radiation can be manufactured automatically by an easy and simple method.
	Data supplied from the esp@cenet database - I2

19 日本国特許庁 (JP)

①特許出願公開

@ 公 開 特 許 公 報 (A)

昭59-208756

6Dint. Cl.3 H 01 L 23/12 識別記号

厅内整理番号 7357-5F 7738-5F

母公開 昭和59年(1984)11月27日

21/56 23/48 7357-5F

発明の数 1 審查請求 未請求

(全 5 頁)

公半導体装置のパッケージの製造方法

の特 № 82758—83188

②出 頤 昭58(1983)5月12日

四発 明 者 秋山克彦

東京都品川区北品川6丁目7番

35号ソニー株式会社内

⑫発 明 者 小野鉄雄

東京都品川区北品川6丁目7番

35号ソニー株式会社内

⑦発 明 者 梶山雄次

東京都品川区北品川6丁目7番

35号ソニー株式会社内

の出 願 人 ソニー株式会社

東京都品川区北品川6丁目7番

35号

四代 理 人 弁理士 土星勝

外2名

200

1. 强弱の名称

华泽体保健のパッケージの製造万法

2. 存許請求の駆逐

選択ニッチング可能な材料から成る基板上に単 頃体製 仮を収録し、扱飲用ワイヤを上記半導体製 低に抵抗すると共にこの抵抗用ワイヤの外部電極 部を上記書板の外部電価数級部位に接続し、次い で上記書板上において上記半導体製数及び上記録 **摂用ワイヤを一体に歯瘡モールドし、しかる徒上** 尼西板でエンテングは虫するCとを特徴とする牛 導体を定のパッケージの製造方法。

3. 発明の経路な政勇

東央上の利用分野

本発射は、単導体装置のパッケージの製造方法 に関する。

背景技術とその問題点

仅米 、ブリント正板上の実験密度の高いパンケ ージとして、チップキャリアタイプのバッケー*ジ* が知られてい る。このパンケージはリードレス

タイプのパンケージで、パンケージの裏面に引き 出されているハンダ付け可能な電視をブリント基 坂の緑体パタンに直接ハンダ付けして接続するこ とにより美益を行うものである。

とのチンプキャリアタイプパッケージには、モ うミックタイプとブラスチックタイプとがある。 セラミックタイプはペッケージョ体が高低である ばかりでなく、ブリント芸板に直接ハンダ付けす ると、世段サイタル時にもうミッタと上記ハンダ 及び上記導体との間の熱能技術数の差によつて根 紙部にはがれヤクランクが生じる恐れがあるとい う久点を有している。一方、ブラステンクタイプ はパンケージが安備であるという利点を有してい るが、熱放散性が延く、また形状がパンケージの 製造の自動化に減していないという欠点を有して いる。

このような位来のブラスナックタイプのテップ サヤリアタイ ブバンケージの構造を第1 図に示す。 このパッケージ(1)は、賃留製の電荷(2)が予め形成 されているプリント面板(3)上に単導体装置を構成

するテップ(4)を数置し、ワイヤボンディング法により上記ナップ(4)と上記程を(2)の一路とを Auの紙扱から成るワイヤ(5)で接続した後、上方より散状のエボキン質脂を核下させて硬化成形することによつて作る。

このパッケージ(I)において、テップ(4)は樹脂店(6)とブリット 芸板(3)とによつで囲まれている。これらの樹脂店(6)及びブリット 芸板(3)の 熱抵抗けて大きいので、その動作時においてテップ(4)で発生する私をパッケージ(1)の外部に効果の的に対することができない。即ち、このパッケージ(1)は必要ないという欠点を有している。また上記の私状のエポキン樹脂を餌下することが難しく、のな状のエポキン樹脂を調下することが難しく、のこのためにパッケージ(1)はパッケージの製造の自動化に返していないという欠点を有している。

一万、上述のチップキャリアタイプパッケージ とは異なるパッケージにテープキャリアタイプパ ッケージがある。このタイプのパッケージは従来 のチップキャリアタイプパッケージよりもさらに

ることができる。なお上配外部電極部は上記接続 用ウィヤミ体が保ねていてもよいし、上記接続用 ワイヤとは別に設けられかつ上記接続用ワイヤが 収載されているものでもよい。 投稿例

以下不必明に低る半導体を使のパッケージの製造方法の支持例につき図前を参照しながら脱明する。

据 2 A 図~年 2 D 図は木発明の割 1 実施例による半部年後間のパンケージの製造方法を説明するための工程図である。以下第 2 A 間から工程版に設明する。

まずが2A類において、厚さ35(μ)のFe 頭の岩板のDの上に、厚さ1(μ)のAu MO2、厚さ 1(μ)のNI MO3及び厚さ3(μ)のAu MO4で順 次メンキして、半等体数数を構成するチップのの 数数部の及び外部電磁部のO8のそれぞれを上記 数数のの所足のチップ数数部位(11g)及び外部 2を 数は部位(11h)(111)のそれぞれに致ける。第2 A 間に示す工程数で数の上記差板のの平面図を名 小形化できるという 和点を有するが、テップが使 脂層によつて完全に覆われているため 熱放散性が 良好でないこと、テーブを用いているために特殊 な装置が必要である等の欠点を有している。 発明の目的

本発明は、上述の問題にかんがみ、 熱放散性が 食好でかつ信頼性の高い半導体装置のパッケージ の製造方法を提供することを目的とする。 発明の概要

3 図に示す。次に第2B図において、上記チャンプ
歌電部頃にチップ鳴を数配した後、ワイヤボンデ
イング法によつてとのチップ鳴と上記外部電視で現
成する。次に第2C図において、第2B図の 成する。次に第2C図において、第2B図の 成する。次に第2C図において、第2B図の がの上に設けられた上記外部電視が08、チップの 及びワイヤ鳴を一体とよがな がに、公知のトランスファ・モールドは(おは 形法)を用いて、エボキッから成るとがよりに がた)を用いて、エボキッから成るとは がに、上記的版モールド層のの厚さまを1

次に約2C図において、 Fe のみを選択的にエッチングするが関節モールド暦四及び Au 暦 02 はエッチング しないエッチング 紋、例えば塩化電二鉄 (FeCt a) 着液を用いて、 芸 板 (1)の 裏面 (11 a) 質からスプレーエッチングすることにより、上記 選 板 (1)で 歓 去して、 第2 D図に示すリードレスタイプのパッケージのを完成させる。上記エッテングによつて 第 出された Au 層 12 の下面のうち外部

福福 \$59-208756(3)

上述のようにして完成されたパンケージの2をプリント芸板上に実装する場合には、第2D図に示す上記外部電板面(12b)(12c)をプリント要板上の呼ばパタンに直接ハンダ付けして接続すればよい。

上述のは1 実施例の熱放散面 (12 a) は、その紛 作時においてナップ IIS から発生する熱の放散面となっている。 金属の熱伝導度は非常に高いので、ナップ IIS から発生する熱は金属製のナップ設置即のを外方に向かつて迅速に変れて、熱放散師 (12 a) から放散されることによつて効果的に除去される。しかし、より効果的にナップ IBの発生剤を除去するためには、広い表面数を有する放為フィンの一部を上記熱放散面 (12 a) に押し当てて芝冷により熱を放散させるのが好ましい。

上述の据 1 契益的のパッケージのは常 2 A 図〜 第 2 D 医に示すような簡単な工程によつて作ると

光成させることができる。このように上記のエッテングによつてナップ教授部の及び外部でを取り扱い外部でを取り取り下部に上記アンダーカット部(11a)~(11f)が形成されるので、これらの部分に提所が回り込んで突出部(20a)~(20f)が形成される。でつてこれらの変形で(20a)~(20f)によつて上記テックな性部の及び上記外部で展開ので、上記テップ教育を取りによって、上記テップ教育を取りまれる保護となるので、上記テップ教育を取りによいて対応モールド居内から抜け出てしまったのができるという利点がある。でいるのチップ教育の及び外部電管部の下のチップ教育のよいがある。で、これらのチップ教育の及び外部電管部の下のアップ教育のアップ教育のアップ教育のアップ教育のアップ教育のアップ教育のアップ教育のアップ教育のアップ教育のアップ教育のアップ教育のアップ教育のアップ教育を必要である。

865人以一年5日的は本苑明の第2実施代による半海供表別のパンケージの製造方法を説明するための工程図である。以下第5人図から工程原に表明する。

. まず35 5 A M において、以さる5 (*)の Co

• • • • •

なお上述の第1実施例において、第2A図に示す場合と同様にチップ軟質部的及び外部電極能の 08を設けた後に、基板のの上面を原述の PeC4」 高級を用いて 値かにエンチングすることにより、第4A図に示すようにチップ 数値 200 及び外部 電板部の7 08の下 部の差板にに アンダーカント部(11a)~(11f)を形成し、次に第2B図~第2D区と同様な方法によつで第4B図に示すパンケージのを

段の著板側の上面に公知のフォトレジストを始布。 した长に所足のパターンニングを行う。 仄いで Cu のみを退択的にエッテングするエンテング 散、例 えは以述のFeCl。路旅を用いて上記書板GDの表面 を低かにエッチングすることによつて、上記書板 □Dの表面にチップ収世部位 (11g)及び外部電気器 込 部位 (11b) (11i) をそれぞれ形成する。上記フ オトレジストを除去した狭に思ちB図において、 第1 実施例と同様に、上記テップ歌展部位 (11g) にハンダ居辺を介してテップロを敦煌した後、ク イヤポンディンダ生によつてこのテンプGSと上記 外部発信技役部位(11h)(111)とをそれぞれ As の 四部から成るタイキので放送する。なお本典前代 においては、徒述の駐由により、高1実施例で用 いたワイヤよりも任の大きいワイヤを用いた。 仏 に禁1兵和何と同様に徴設モールド層のを上記畫 板 CD 上に形成する。 次に上記書板 CD で親 1 実験例 と同様な方法でェッテンク統 去してパッケージ40 を発成させる。上記エンテングにより延出された ワイヤロの産民が外部貧低部の間となり、またハ

ング形のの下面が熱放散型(23a)となる。

上述のようにして完成されたパッケージのをデリント選択上に実施する場合には、 第1実施代と 一切がに、 あらて密に示す上記外部電磁部の間をデリント選び上の資体パランに直接ハンダ付けして 後記すればよい。 このことから明らかなように、 本実施例においてはワイヤ間のな部をそのまま外 が電視部のほとして用いるために、 ワイヤ間の経を成述のように大きくするのが好ましい。 なお飲飲飲油 (234) の機能は終1実施例と同様である。

上述のの2 実務例のパッケージ似は、第1実施例のパッケージ間と異なつで、フォトレジスト工程及びエッテング工程によつで基板間に設けられた外部型便径使節位(11k)(111)にワイキ間を追放を放するようにしているので、第1 実施例のパッケージ間における Au MC2 00 及び下に 取びを形成する必要がない。上記のフォトレジスト工程及びエッチング工程は31 1 契施例のパッケージ間で パンケング工程は31 1 契施例のパッケージ間で パンケングエセストングスト工程及びエッチング工程

脳を用いることも可能である。この場合には既述 のエンテング派としては、ヒドラジンとエテレン ジアミンとの非合敵を用いればよい。

死期的幼虫

the state of the s

本説明に係る半導体装置のパンケージの製造方法によれば、その動作時において半端体接置から発生する然の拡放性が良好でありかつ信頼性が高い小形のパンケージを、種めて簡優かつ安価な方。 法によつて自治的に製造することができる。

4. 空油の簡単な説明

現1 切は従来のブラステックタイプのテンプキャリアタイプパッケージの財産を示す所述例、必2 A 間へ取2 D 間は本発制の第1 実施例による牛均体状質のパッケージの製造方法を提明するための工程団、第3 図は上記録2 A 圏 & び選4 B 間は上記録のでのよりの平面関、第4 A 図及び選4 B 間は上記ののよりの平面関で示す上記録2 A 脳〜線2 D 低と同様な歯、近5 A 団〜線5 C 図は本規制の状との対象を対したよる半単体を促のパッケージの製造方法を提明するための工程型である。

を用いることにより、Au 等の食金属を用いる 必要がなくなるという利点がある。

上述の第1 実施代の書板の材料は選択エッチングが可能であれば Cu 年の他の金属であつてもよく、また第2 実施例の書板の材料も Fe 中の他の金属であつてもよい。第1 実施例においてはさらに金属以外の材料、例えばボリィミドアミド系例

なお図面に用いた符号において、

(1)2)22224...... パッケージ

(4)xist チップ

15)24 71 +

an 報 程

(11b)(11i) ···· 外部纸柜接收部位

670.18 ------ 外前電極能

図 ………… 側前モールド階

である。

代班人 土 雄 战



